PTO/SB/21 (05-03)

Approved for use through 04/30/2003. OMB 0651-0031

U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

# **TRANSMITTAL FORM**

(to be used for all correspondence after initial filing)

Total Number of Pages in This Submission

Application Number	10/707,884-Conf. #1883
Filing Date	January 20, 2004
First Named Inventor	Munehiro Karasudani
Art Unit	N/A
Examiner Name	Not Yet Assigned
Attorney Docket Number	22040-00028-US

ENCLOSURES (check all that apply)					
Fee Transi	mittal Form	Drawing(s)	After Allowance Communication to Group		
Fee	Attached	Licensing-related Papers	Appeal Communication to Board of Appeals and Interferences		
Amendme	nt/Reply	Petition	Appeal Communication to Group (Appeal Notice, Brief, Reply Brief)		
After	Final	Petition to Convert to a Provisional Application	Proprietary Information		
Affid	avits/declaration(s)	Power of Attorney, Revocation Change of Correspondence Address	Status Letter		
Extension	of Time Request	Terminal Disclaimer	Other Enclosure(s) (please identify below):		
Express Al	bandonment Request	Request for Refund	Claim for Priority & Submission of Document		
Information	n Disclosure Statement	CD, Number of CD(s)			
X Certified C	opy of Priority (s)				
	to Missing Parts/	Remarks			
	oonse to Missing Parts				
unde	er 37 CFR 1.52 or 1.53		•		
SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT					
Firm or Individual name	CONNOLLY BOVE LODGE & HUTZ LLP				
Signature	Larry Mumo				
Date	January 21, 2004	3 //			

Docket No.: 22040-00028-US

(PATENT)

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Patent Application of: Munehiro Karasudani

Application No.: 10/707,884

Filed: January 20, 2004

For: MULTISTAGE AMPLIFIER AND

INTEGRATED CIRCUIT

Confirmation No.: 1883

Art Unit: N/A

Examiner: Not Yet Assigned

## **CLAIM FOR PRIORITY AND SUBMISSION OF DOCUMENTS**

MS PATENT APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Applicant hereby claims priority under 35 U.S.C. 119 based on the following prior foreign application filed in the following foreign country on the date indicated:

Country	Application No.	Date
Japan	2001-220880	July 23, 2001

In support of this claim, a certified copy of the said original foreign application is filed herewith.

Applicant believes no fee is due with this response. However, if a fee is due, please charge our Deposit Account No. 22-0185, under Order No. 22040-00028-US from which the undersigned is authorized to draw.

Dated: January 21, 2004

15662\_1

Respectfully submitted,

Larry J. Hume V

Registration No.: 44,163

CONNOLLY BOVE LODGE & HUTZ LLP

1990 M Street, N.W., Suite 800 Washington, DC 20036-3425

(202) 331-7111

(202) 293-6229 (Fax)

Attorney for Applicant

# JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2001年 7月23日

出 Application Number:

人

特願2001-220880

[ST. 10/C]:

[JP2001-220880]

出 願 Applicant(s):

新潟精密株式会社

2003年10月

特許庁長官 Commissioner, Japan Patent Office 【書類名】

特許願

【整理番号】

13NS1310

【提出日】

平成13年 7月23日

【あて先】

特許庁長官殿

【国際特許分類】

H03G 3/00

【発明者】

【住所又は居所】

東京都港区芝大門1丁目16番3号 芝大門116ビル

7 F 新潟精密株式会社内

【氏名】

烏谷 宗宏

【特許出願人】

【識別番号】

591220850

【氏名又は名称】

新潟精密株式会社

【代理人】

【識別番号】

100105784

【弁理士】

【氏名又は名称】

橘 和之

【電話番号】

0492-49-5122

【手数料の表示】

【予納台帳番号】

070162

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0006161

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 多段増幅器および集積回路

### 【特許請求の範囲】

【請求項1】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に対して接続された電源ラインとを備え、

上記電源ラインは、上記複数の増幅器のうち少なくとも初段の増幅器に接続される第1の電源ラインと、上記少なくとも初段の増幅器を除いた残りの増幅器に 共通に接続される第2の電源ラインとを有することを特徴とする多段増幅器。

【請求項2】 上記第2の電源ラインとグランドラインとの間にバイパス・コンデンサを設けたことを特徴とする請求項1に記載の多段増幅器。

【請求項3】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に対して接続されたグランドラインとを備え、

上記グランドラインは、上記複数の増幅器のうち少なくとも初段の増幅器に接続される第1のグランドラインと、上記少なくとも初段の増幅器を除いた残りの増幅器に共通に接続される第2のグランドラインとを有することを特徴とする多段増幅器。

【請求項4】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に対して接続されたグランドラインとを備え、

上記複数の増幅器が持つサブストレートをそれぞれ上記グランドラインに接続 したことを特徴とする多段増幅器。

【請求項5】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に対して接続された電源ラインと、

上記複数の増幅器に対して接続されたグランドラインとを備え、

上記電源ラインは、上記複数の増幅器のうち少なくとも初段の増幅器に接続される第1の電源ラインと、上記少なくとも初段の増幅器を除いた残りの増幅器に

共通に接続される第2の電源ラインとを有することを特徴とする多段増幅器。

【請求項6】 上記グランドラインは、上記少なくとも初段の増幅器に接続される第1のグランドラインと、上記少なくとも初段の増幅器を除いた残りの増幅器に共通に接続される第2のグランドラインとを有することを特徴とする請求項5に記載の多段増幅器。

【請求項7】 上記複数の増幅器が持つサブストレートをそれぞれ上記グランドラインに接続したことを特徴とする請求項5または6に記載の多段増幅器。

【請求項8】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に対して個別に接続された複数の電源ラインとを備えたこと を特徴とする多段増幅器。

【請求項9】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に接続された電源ラインと、

上記電源ラインに接続された電源パッドとを備え、

上記電源ラインは、上記複数の増幅器のうち少なくとも初段の増幅器と上記電源パッドとの間に接続される第1の電源ラインと、上記少なくとも初段の増幅器を除いた残りの増幅器と上記電源パッドとの間に共通に接続される第2の電源ラインとを有することを特徴とする集積回路。

【請求項10】 上記第2の電源ラインとグランドラインとの間にバイパス・コンデンサを設けたことを特徴とする請求項9に記載の集積回路。

【請求項11】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に接続されたグランドラインと、

上記グランドラインに接続されたグランドパッドとを備え、

上記グランドラインは、上記複数の増幅器のうち少なくとも初段の増幅器と上記グランドパッドとの間に接続される第1のグランドラインと、上記少なくとも初段の増幅器を除いた残りの増幅器と上記グランドパッドとの間に共通に接続される第2のグランドラインとを有することを特徴とする集積回路。

【請求項12】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に接続されたグランドラインと、

上記グランドラインに接続されたグランドパッドとを備え、

上記複数の増幅器が持つサブストレートをそれぞれ上記グランドラインに接続 したことを特徴とする集積回路。

【請求項13】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に接続された電源ラインと、

上記複数の増幅器に接続されたグランドラインと、

上記電源ラインに接続された電源パッドと、

上記グランドラインに接続されたグランドパッドとを備え、

上記電源ラインは、上記複数の増幅器のうち少なくとも初段の増幅器と上記電源パッドとの間に接続される第1の電源ラインと、上記少なくとも初段の増幅器を除いた残りの増幅器と上記電源パッドとの間に共通に接続される第2の電源ラインとを有することを特徴とする集積回路。

【請求項14】 上記グランドラインは、上記少なくとも初段の増幅器と上記グランドパッドとの間に接続される第1のグランドラインと、上記少なくとも初段の増幅器を除いた残りの増幅器と上記グランドパッドとの間に共通に接続される第2のグランドラインとを有することを特徴とする請求項13に記載の集積回路。

【請求項15】 上記複数の増幅器が持つサブストレートをそれぞれ上記グランドラインに接続したことを特徴とする請求項13または14に記載の集積回路。

【請求項16】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器に個別に接続された複数の電源ラインと、

上記複数の電源ラインに共通に接続された電源パッドとを備えたことを特徴と する集積回路。 【請求項17】 前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、

上記複数の増幅器のうち少なくとも初段の増幅器に対して接続された第1の電源ラインと、

上記少なくとも初段の増幅器を除いた残りの増幅器に対して共通に接続された 第2の電源ラインと、

上記第1および第2の電源ラインに共通に接続された電源パッドとを備えたことを特徴とする集積回路。

【請求項18】 前段からの入力信号を処理して次段に出力するために縦続接続された複数の処理回路と、

上記複数の処理回路のうち少なくとも初段の処理回路に対して接続された第1 の電源ラインと、

上記少なくとも初段の処理回路を除いた残りの処理回路に対して共通に接続された第2の電源ラインと、

上記第1および第2の電源ラインに共通に接続された電源パッドとを備えたことを特徴とする集積回路。

#### 【発明の詳細な説明】

#### $[0\ 0\ 0\ 1\ ]$

#### 【発明の属する技術分野】

本発明は多段増幅器および集積回路に関し、特に、縦続接続された複数段の増幅部にて信号のゲインを順次増幅する多段増幅器および、当該多段増幅器あるいはその他の大きなゲインを有する回路を備えた集積回路に用いて好適なものである。

#### [0002]

#### 【従来の技術】

通常、FMラジオ受信機のリミッタアンプや、AMラジオ受信機のIF(Inte rmediate Frequency)アンプなどには、微小入力信号を増幅して大きなゲインを得るために、複数の増幅器を多段縦続接続して高利得を得るようにした多段増幅器が用いられている。従来、この多段増幅器を1チップに集積したICも提供さ

れている。

## [0003]

図3は、多段増幅器を備えたICチップの従来例を示す図である。図3に示すように、多段増幅器は、入力側から出力側へとn個(この例では3個)の増幅器1,2,3が縦続接続されて構成されている。各増幅器1~3は、同じ電源ライン4に共通に接続され、電源パッド6を介してICチップ100の外部で電源VDDに接続されている。また、各増幅器1~3は、同じグランドライン5に共通に接続され、グランドパッド7を介してICチップ100の外部で接地されている。各増幅器1~3は、外部電源VDDを利用して増幅動作を行う。

#### $[0\ 0\ 0\ 4\ ]$

このように構成された多段増幅器において、1段目の増幅器1に入力された微小信号は、当該増幅器1により所定レベルだけ増幅されて出力される。ここで増幅されて出力された信号は、2段目の増幅器2に入力され、当該増幅器2にて更に増幅されて出力される。

## [0005]

以下同様にして、3段目の増幅器3によって信号が更に増幅される。これにより、1段目の増幅器1への微小入力信号は、後段になるに従って振幅が徐々に大きくなり、最終的に所定レベルまで増幅された信号が3段目の増幅器3から出力される。

#### [0006]

通常、FMラジオ受信機のリミッタアンプや、AMラジオ受信機のIFアンプなどでは80dB程度の高利得が要求されており、 $\mu V$ (マイクロボルト)オーダーの微小入力信号がこの多段増幅器を通過することによって、m V(ミリボルト)オーダーの信号まで増幅される。

## [0007]

#### 【発明が解決しようとする課題】

上記図3に示したように、従来の多段増幅器では、各段の増幅器1~3に1つの電源ライン4を共通に接続して電源パッド6まで引き出している。そのため、外部電源VDDから各段の増幅器1~3に順次引き込まれる電流に差が生じる。

このとき、電源ライン4上には共通インピーダンスが存在するので、各段の増幅器1~3に供給される電源に電位差が生じてしまう。特に、増幅器のように面積の大きい回路を縦続接続した場合には、初段の増幅器1から電源パッド6までの距離が大きくなり、高インピーダンスにより大きな電位差が生じてしまう。そして、この電位差がノイズとなって現れることがあるという問題があった。

## [0008]

また、各増幅器  $1 \sim 3$  の内部回路、電源ライン 4 およびグランドライン 5 により形成される信号の帰還ループを通じて、後段の増幅器から前段の増幅器に向けて信号が帰還してしまう。そのため、通常の増幅信号と帰還信号とが干渉して増幅動作が不安定になり、多段増幅器の能力が低下してしまう問題があった。また、終段の増幅器 3 における m V オーダーの信号が、 $\mu$  V オーダーの微小信号を扱う初段の増幅器 1 まで帰還する場合に、トータルのループゲインが大きいと、発振を起こしてしまう問題もあった。

## [0009]

本発明は、このような問題を解決するために成されたものであり、複数の増幅 器を縦続接続した場合など、大きなゲインがあって尚且つ面積の大きい回路にお いて、電源ラインに生じるノイズや発振などを防ぎ、回路を安定して動作させる ことができるようにすることを目的とする。

#### [0010]

#### 【課題を解決するための手段】

本発明の多段増幅器は、前段からの入力信号を増幅して次段に出力するために 縦続接続された複数の増幅器と、上記複数の増幅器に対して接続された電源ラインとを備え、上記電源ラインは、上記複数の増幅器のうち少なくとも初段の増幅 器に接続される第1の電源ラインと、上記少なくとも初段の増幅器を除いた残り の増幅器に共通に接続される第2の電源ラインとを有することを特徴とする。

#### $[0\ 0\ 1\ 1]$

本発明の他の態様では、上記第2の電源ラインとグランドラインとの間にバイパス・コンデンサを設けたことを特徴とする。

#### [0012]

本発明のその他の態様では、前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、上記複数の増幅器に対して接続されたグランドラインとを備え、上記グランドラインは、上記複数の増幅器のうち少なくとも初段の増幅器に接続される第1のグランドラインと、上記少なくとも初段の増幅器を除いた残りの増幅器に共通に接続される第2のグランドラインとを有することを特徴とする。

## [0013]

本発明のその他の態様では、前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、上記複数の増幅器に対して接続されたグランドラインとを備え、上記複数の増幅器が持つサブストレートをそれぞれ上記グランドラインに接続したことを特徴とする。

#### $[0\ 0\ 1\ 4]$

本発明のその他の態様では、前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、上記複数の増幅器に対して個別に接続された複数の電源ラインとを備えたことを特徴とする。

#### $[0\ 0\ 1\ 5]$

また、本発明の集積回路は、前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、上記複数の増幅器に接続された電源ラインと、上記電源ラインに接続された電源パッドとを備え、上記電源ラインは、上記複数の増幅器のうち少なくとも初段の増幅器と上記電源パッドとの間に接続される第1の電源ラインと、上記少なくとも初段の増幅器を除いた残りの増幅器と上記電源パッドとの間に共通に接続される第2の電源ラインとを有することを特徴とする。

## [0016]

本発明の他の態様では、上記第2の電源ラインとグランドラインとの間にバイパス・コンデンサを設けたことを特徴とする。

#### $[0\ 0\ 1\ 7]$

本発明のその他の態様では、前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、上記複数の増幅器に接続されたグランドラ

インと、上記グランドラインに接続されたグランドパッドとを備え、上記グランドラインは、上記複数の増幅器のうち少なくとも初段の増幅器と上記グランドパッドとの間に接続される第1のグランドラインと、上記少なくとも初段の増幅器を除いた残りの増幅器と上記グランドパッドとの間に共通に接続される第2のグランドラインとを有することを特徴とする。

#### [0018]

本発明のその他の態様では、前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、上記複数の増幅器に接続されたグランドラインと、上記グランドラインに接続されたグランドパッドとを備え、上記複数の増幅器が持つサブストレートをそれぞれ上記グランドラインに接続したことを特徴とする。

#### [0019]

本発明のその他の態様では、前段からの入力信号を増幅して次段に出力するために縦続接続された複数の増幅器と、上記複数の増幅器に個別に接続された複数の電源ラインと、上記複数の電源ラインに共通に接続された電源パッドとを備えたことを特徴とする。

#### [0020]

本発明のその他の態様では、前段からの入力信号を処理して次段に出力するために縦続接続された複数の処理回路と、上記複数の処理回路のうち少なくとも初段の処理回路に対して接続された第1の電源ラインと、上記少なくとも初段の処理回路を除いた残りの処理回路に対して共通に接続された第2の電源ラインと、上記第1および第2の電源ラインに共通に接続された電源パッドとを備えたことを特徴とする。

#### [0021]

上記のように構成した本発明によれば、少なくとも初段の増幅器と、それ以外の増幅器とに対して異なる電源ラインを介して同じ電源電圧が供給されるので、各増幅器に引き込まれる電流差によって初段の増幅器とそれ以外の増幅器との間で大きな電位差が生じることがなく、この電位差に起因するノイズの発生を阻止することが可能となる。また、初段の増幅器とそれ以外の増幅器とで信号の帰還

ループが異なることとなるので、後段の増幅器から初段の増幅器に向けて信号が 帰還してしまう不都合を防止することも可能となる。

#### [0022]

本発明の他の特徴によれば、第2の電源ライン上にノイズが発生しても、その ノイズのインピーダンスと、第2の電源ラインとグランドラインとの間に設けら れたバイパス・コンデンサとによりノイズが平滑化され、ノイズレベルが低く抑 えられることとなる。

## [0023]

本発明のその他の特徴によれば、複数の増幅器のサブストレートが個々にグランドラインに接続されることにより、サブストレートどうしが分離され、当該サブストレートを通じた回路間の結合を回避することが可能となる。

## [0024]

#### 【発明の実施の形態】

#### (第1の実施形態)

以下、本発明の第1の実施形態を図面に基づいて説明する。

図1は、本実施形態による多段増幅器を備えたICチップ10の構成例を示す 図である。図1に示すように、本実施形態の多段増幅器においては、入力側から 出力側へとn個(この例では3個)の増幅器1,2,3が縦続接続されている。

#### $[0\ 0\ 2\ 5]$

上記複数の増幅器 1~3のうち、初段の増幅器 1 は第 1 の電源ライン 8 に接続され、電源パッド 6 を介して I C チップ 1 0 の外部で電源 V D D (図示せず)に接続されている。また、初段を除く 2 つの増幅器 2 , 3 は、それぞれ同じ第 2 の電源ライン 4 に共通に接続され、電源パッド 6 を介して I C チップ 1 0 の外部で電源 V D D に接続されている。各増幅器 1~3 は、外部電源 V D D を利用して増幅動作を行う。

#### [0026]

第1の電源ライン8と第2の電源ライン4とを異なる電源パッドに接続することも可能であるが、本実施形態では図1のように1つの電源パッド6に共通に接続している。このようにすることで、パッドの増加を防ぐことができるとともに

、第1の電源ライン8と第2の電源ライン4とに対して同じ電源電圧を供給する ことを保証することができる。

## [0027]

また、各増幅器 $1 \sim 3$  は、それぞれ同じグランドライン5 に共通に接続され、グランドパッド7を介してI Сチップ1 0 の外部で接地されている。また、第2 の電源ライン4 とグランドライン5 との間には、バイパス・コンデンサ9 を設けている。このバイパス・コンデンサ9 の容量は、数[pF] 程度のものである。

#### [0028]

以上のように、本実施形態のICチップ10は、最も微小な信号を扱う初段の 増幅器1と、増幅されてある程度レベルが大きくなった信号を扱う増幅器2,3 とで電源ラインを分離し、分離したそれぞれの電源ライン8,4を共通の電源パッド6まで引き出しているところに特徴がある。

## [0029]

#### [0030]

さらに、本実施形態では、複数の増幅器 2, 3 が共通に接続される第 2 の電源 ライン 4 に対してバイパス・コンデンサ 9 を設けているので、仮に電源ライン 4 上のインピーダンスによりノイズが発生しても、そのインピーダンスとバイパス・コンデンサ 9 とでノイズを平滑化することができ、ノイズを最小限に抑えることができる。

### [0031]

なお、上記実施形態では、2つの増幅器2,3を1つの電源ライン4に共通に

接続しているが、例えば増幅器2で扱う信号のレベルが十分に大きくなく、後段の増幅器3からの帰還信号により発振してしまう恐れがあるような場合には、これら2つの増幅器2,3に関しても電源ラインを分離し、分離したそれぞれの電源ラインを共通の電源パッド6まで引き出すようにしても良い。

## [0032]

例えば、複数の増幅器1~3に対して複数の電源ラインを個別に接続し、これら複数の電源ラインを共通の電源パッド6に接続するようにしても良い。また、初段および2段目の増幅器1,2を共通の電源ラインに接続し、2段目までの増幅器1,2と3段目の増幅器3とで電源ラインを分離するようにしても良い。

#### [0033]

また、上記実施形態では、電源ラインを分離するようにしたが、グランドラインあるいは電源ラインとグランドラインとの双方を分離するようにしても良い。例えば、図1に示したグランドライン5を、初段の増幅器1とグランドパッド7との間に接続される第1のグランドラインと、初段の増幅器1を除いた残りの増幅器2,3とグランドパッド7との間に共通に接続される第2のグランドラインとに分離するようにしても良い。

#### [0034]

また、上記実施形態では多段増幅器について説明したが、微小信号のゲインを増幅させる回路には任意に適用することが可能である。また、信号のゲインを増幅させる回路に限らず、前段からの入力信号を処理して次段に出力する処理回路を複数搭載した集積回路などであって、大きなトータルゲインがあって尚且つ面積の大きい(パッドからの距離が大きくなる)回路であれば、そのような集積回路に対しても同様に本発明を適用することが可能である。

#### [0035]

#### (第2の実施形態)

次に、本発明の第2の実施形態を図面に基づいて説明する。

図2は、本実施形態による多段増幅器を備えたICチップ20の構成例を示す 図である。なお、図2において、図1に示した符号と同一の符号を付したものは 同一の機能を有するものであるので、ここでは重複する説明を省略する。

## [0036]

図2に示す第2の実施形態においては、符号21で示すように、複数の増幅器 1~3が持つサブストレート(MOSFETのシリコン基板に形成されるウェル 領域)をそれぞれグランドライン5に接続している。

#### [0037]

従来は、図3に示した電源ライン4やグランドライン5と同様に、各増幅器1~3のサブストレートは、同じサブストレートどうしでまとめて1つのサブストレートライン(図示せず)に共通に接続し、それをサブストレート用に設けた専用パッド(図示せず)に接続していた。これにより、サブストレートに漏れたノイズ成分等を、サブストレートラインのアルミ配線等で吸い上げ、これを専用のサブストレートパッドからチップ外部に逃がしていた。

#### [0038]

しかしながら、この場合は、電源パッド6やグランドパッド7のほかに、サブストレート専用のパッドを設ける必要がある。これに対して、本実施形態の場合は、サブストレート専用のパッドを設ける必要がなく、その分ICチップ20の面積を小さくすることができる。

#### [0039]

なお、共通のサブストレートラインをグランドパッド7に接続することによっても、サブストレート専用のパッドを省略することが可能である。しかし、本実施形態では共通のサブストレートライン自体を設けず、各増幅器1~3のサブストレートを個別にグランドライン5に接続し、グランドライン5を介してグランドパッド7に接続している。これにより、各増幅器1~3が持つサブストレート間の結合を防ぎ、いわゆる結合ノイズを抑止することができる。

#### [0040]

なお、この第2の実施形態でも、第1の実施形態で述べた種々の変形例を適用することが可能である。例えば、初段の増幅器1とそれ以外の増幅器2,3とでグランドラインを分離し、分離したそれぞれのグランドラインにサブストレートを接続するようにしても良い。

#### [0041]

以上に示した本実施形態の多段増幅器および集積回路は、AMあるいはFMの ラジオ受信機、テレビジョン受信機、携帯電話機、コードレス電話機、近距離無 線データ通信技術のブルートゥース、無線LAN、カーナビゲーションシステム 、通信機能を備えたゲーム機などのように、高周波信号(RF信号)を受信して 処理する機能を備えた各種電子機器に適用することが可能である。

#### [0042]

その他、以上に説明した各実施形態は、何れも本発明を実施するにあたっての 具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定 的に解釈されてはならないものである。すなわち、本発明はその精神、またはそ の主要な特徴から逸脱することなく、様々な形で実施することができる。

## [0043]

## 【発明の効果】

本発明は上述したように、少なくとも初段の増幅器とそれ以外の増幅器とで電源ラインを分離し、分離したそれぞれの電源ラインを電源パッドまで引き出しているので、初段の増幅器とそれ以外の増幅器との間で大きな電位差が生じないようにすることができ、その電位差に起因するノイズの発生を有効に阻止することができる。

#### [0044]

また、初段の増幅器とそれ以外の増幅器とで信号の帰還ループを異ならせ、後段の増幅器から初段の増幅器に向けて信号が帰還してしまう不都合を有効に防止することができる。これにより、通常の増幅信号と帰還信号とが干渉して増幅の利得を制限してしまう不都合を回避することができる。また、mVオーダーの大きな信号が $\mu V$ オーダーの微小信号を扱う初段まで帰還して発振してしまう不都合も回避することができ、回路を安定して動作させることができる。

#### [0045]

本発明の他の特徴によれば、第2の電源ライン上にノイズが発生しても、その ノイズのインピーダンスと、第2の電源ラインとグランドラインとの間に設けら れたバイパス・コンデンサとによりノイズを平滑化し、ノイズレベルを低く抑え ることができる。

## [0046]

本発明のその他の特徴によれば、複数の増幅器のサブストレートを個々にグランドラインに接続したので、サブストレートどうしを分離することができる。これにより、当該サブストレートを通じた回路間の結合を回避し、いわゆる結合ノイズを抑止することができる。また、サブストレート専用のパッドを設けなくても良いので、その分チップ面積を小さくすることもできる。

#### 【図面の簡単な説明】

#### 【図1】

第1の実施形態による多段増幅器を備えたICチップの構成を示す図である。

#### 【図2】

第2の実施形態による多段増幅器を備えた I C チップの構成を示す図である。

#### 【図3】

従来の多段増幅器を備えたICチップの構成を示す図である。


## 【符号の説明】

- 1, 2, 3 增幅器
- 4 第2の電源ライン
- 5 グランドライン
- 6 電源パッド
- 7 グランドパッド
- 8 第1の電源ライン
- 9 バイパス・コンデンサ
- 10 ICチップ
- 20 ICチップ

【書類名】


図面

# 【図1】




【図2】

第2の実施形態



【図3】



ページ: 1/E

【書類名】

要約書

【要約】

【課題】 複数の増幅器を縦続接続した回路において、電源ラインに生じるノイズや発振などを防ぎ、回路を安定して動作させることができるようにする。

【解決手段】 微小信号を扱う初段の増幅器1とそれ以外の増幅器2,3とで電源ラインを分離し、分離したそれぞれの電源ライン4,8を共通の電源パッド6に接続することにより、各増幅器1~3に引き込まれる電流差によって初段の増幅器1とそれ以外の増幅器2,3との間で大きな電位差が生じないようにし、その電位差に起因するノイズの発生を阻止できるようにする。また、初段の増幅器1とそれ以外の増幅器2,3とで信号の帰還ループを異ならせ、後段の増幅器2,3から初段の増幅器1に向けて大きな信号が帰還してしまう不都合を防止することもできるようにする。

【選択図】

図 1

## 特願2001-220880

## 出願人履歴情報

識別番号

[591220850]

1. 変更年月日 [変更理由]

1996年 5月 9日

住 所

住所変更

新潟県上越市西城町2丁目5番13号

氏 名 新潟精密株式会社